HDL설계 - Verilog HDL 및 Vivado 실습
- 금오공과대학교
- 신경욱
-
주제분야
- 공학 >전기ㆍ전자 >전자공학
- 강의학기 2021년 1학기
-
강의내용 및 목표
본 강좌는 1) Verilog HDL의 기본 문법과 Verilog HDL을 이용한 디지털 회로 모델링 방법, 2) Xilinx Vivado 툴을 이용한 설계, 검증(시뮬레이션), 구현 과정에 대한 실습, 3) FPGA Design Kit 를 이용한 하드웨어 설계 및 구현에 관한 실습 내용을 포함한다.
수강확인증 발급안내
수강확인증은 강좌의 95% 이상 수강 시 발급 가능합니다.
수강안내 시간과 실제 학습시간(동영상 재생시간)은 차이가 있을 수 있습니다.
- 수강신청기간상시수강신청
- 발급조건강의 수강
- 주차/시간26주 / 총 20시간 03분(동영상)