1. | ![]() |
쿼터스 툴 설치 | 쿼터스(Quartus ll) 툴 소개 쿼터스 설치 모델심 실행 | ![]() |
2. | ![]() |
모델심 기초사용 | Verilog 소스코드 편집 컴파일 | ![]() |
3. | ![]() |
모델심 시뮬레이션 | 시뮬레이터 실행 입력 stimulus 파형 출력파형 검증 매크로 실행 | ![]() |
4. | ![]() |
테스트벤치 1 | 테스트벤치 구성 테스트벤치 작성 시뮬레이션 | ![]() |
5. | ![]() |
테스트벤치 2 | 테스트벤치 파일출력 파일출력 시뮬레이션 | ![]() |
6. | ![]() |
모듈설계 1 | 정수 표현 | ![]() |
7. | ![]() |
모듈설계 2 | 데이터 형 | ![]() |
8. | ![]() |
모듈설계 3 | 연산자 | ![]() |
9. | ![]() |
모듈설계 4 | 계층적 설계 | ![]() |
10. | ![]() |
모듈설계 5 | 계층적 설계 | ![]() |
11. | ![]() |
쿼터스 사용법 1 | 프로젝트 관리 설계 편집 | ![]() |
12. | ![]() |
쿼터스 사용법 2 | 컴파일 시뮬레이션 | ![]() |
13. | ![]() |
합성 모델링 1 | 조합회로 설계 | ![]() |
14. | ![]() |
합성 모델링 2 | 순차회로 설계 | ![]() |
15. | ![]() |
FPGA 장비 | DE2-115 보드 | ![]() |
![]() |
장비구동 | 프로그래밍 | ![]() |
|
![]() |
FSM설계 | FSM 설계 | ![]() |
|
![]() |
ASM설계 | ASM 설계 | ![]() |
|
![]() |
시계설계 | 시계 설계 | ![]() |
|
![]() |
고속가산기 1 | 고속 가산기 설계 | ![]() |
|
![]() |
고속가산기 2 | CSA | ![]() |
|
![]() |
고속승산기 1 | 고속 승산기 설계 | ![]() |
|
![]() |
고속승산기 2 | 고속 승산기 설계 | ![]() |