| 1. |
 |
What is Logic Design? - 1 |
오리엔테이션 |
 |
|
|
What is Logic Design? - 2 |
디지털이란? 논리란? 디지털 시스템이란? 이진수의 다양한 해석, |
|
|
|
Logic Representation & Boolean Algebra - 1 |
논리설계 문제 해결 절차, 진리표 |
|
|
|
Logic Representation & Boolean Algebra - 2 |
부울 대수, 부울 함수 및 수식 |
|
|
|
Logic Representation & Boolean Algebra - 3 |
부울 대수의 정리(Theorem) 및 수식 변환 |
|
|
|
Logic Representation & Boolean Algebra - 4 |
부울 함수 표현 방법, 수식, 진리표, 스위치, 논리게이트 |
|
| 2. |
|
Canonical Logic Representation - 1 |
minterms, sum of minterms |
|
|
|
Canonical Logic Representation - 2 |
논리합성, 논리 간소화 |
|
|
|
Canonical Logic Representation - 3 |
sum-of-products |
|
|
|
Canonical Logic Representation - 4 |
Maxterms, product-of-maxterms, products-of-sums |
|
| 3. |
|
NAND and NOR Networks - 1 |
universal gates, NAND/NOR로 AND, OR, NOT 회로 구현하기 |
|
|
|
NAND and NOR Networks - 2 |
graphic symbol을 이용하여 AND/OR/NOT 회로를 NAND only 또는 NOR only network 으로 변환하기 |
|
|
|
NAND and NOR Networks - 3 |
multi-level AND-OR-NOT 회로를 NAND only 또는 NOR only로 변환하기 |
|
|
|
Representation and Analysis - 1 |
다단 논리 회로를 다양한 방식으로표현하기 |
|
|
|
Representation and Analysis - 2 |
블록도를 이용한 계층적 표현, 논리합성 및 검증 |
|
|
|
Representation and Analysis - 3 |
논리 시뮬레이션 툴 사용하기 |
|
| 4. |
|
Combination Logic Optimization - Karnaugh Map Method - 1 |
Karnaugh map 정의 및 수식표현 |
|
|
|
Combination Logic Optimization - Karnaugh Map Method - 2 |
Karnaugh map 을 이용한 2,3 variable SOP 논리 최적화 |
|
|
|
Combination Logic Optimization - Karnaugh Map Method - 3 |
K-map을 이용한4 variable, 5 variable SOP 논리 최적화 |
|
|
|
Combination Logic Optimization - Karnaugh Map Method - 4 |
K-map을 이용한 논리최적화 절차 (Prime implicand, EPI) |
|
|
|
Combination Logic Optimization -Quine-McCluskey Tablular Approach |
Quine MacClauskey Tabular SOP논리 최적화 |
|
| 5. |
|
Combination Multi-Level Logic Optimization - 1 |
다단 조합회로 최적화의 개념과 목적 |
|
|
|
Combination Multi-Level Logic Optimization - 2 |
다단 조합회로 최적화의 다양한 방법: factoring, decomposition, extraction, substitution |
|
|
|
Combination Multi-Level Logic Analysis - 1 |
다단 조합회로 기능 분석 |
|
|
|
Combination Multi-Level Logic Analysis - 2 |
다단조합회로의 타이밍 분석. 덧셈기 지연시간 분석 |
|
|
|
Combination Multi-Level Logic Analysis - 3 |
다단조합회로의 정적 Glitch 분석 및 제거 |
|
|
|
Number Systems - 1 |
이진수, 십진수, 8진수, 16진수 간 변환 |
|
|
|
Number Systems - 2 |
이진수 음수 표현하기: sign-magnitude 방식 |
|
|
|
Number Systems - 3 |
이진수 음수 표현하기: 1의 보수를 이용한 방식 |
|
|
|
Number Systems - 4 |
이진수 음수 표현하기: 2의 보수를 이용한 방식 |
|
|
|
Number Systems - 5 |
Fixed Point 표현, Floating Point 표현 |
|
| 7. |
|
Addition in 2's Complement Systems - 1 |
2의 보수 수체계에서 덧셈과 뺄셈 |
|
|
|
Addition in 2's Complement Systems - 2 |
2의 보수 체계에서 overflow detection |
|
|
|
Addition in 2's Complement Systems - 3 |
(선택)1의보수체계에서의 덧셈 |
|
| 8. |
|
Adder Design - 1 |
덧셈기, 뺄셈기 회로 설계 |
|
|
|
Adder Design - 2 |
BCD 덧셈기 설계, 비교기 설계 |
|
|
|
Adder Design - 3 |
fast adder 설계: Carry Lookahead Adder |
|
| 9. |
|
Logic Design With Tinkercad - 1 |
Tinkercad를 이용한 IC를 이용한 조합 회로 설계 및 시뮬레이션 |
|
|
|
Logic Design With Tinkercad - 2 |
Tinkercad 툴을 사용한 스키매틱 실습 |
|
|
|
Logic Circuit Building Blocks |
인코더, 멀티플렉서, 디코더, 삼상버퍼 |
|
|
|
Circuit Synthesis with MUX and Decoder - 1 |
MUX를 이용한 조합회로 구현 |
|
|
|
Circuit Synthesis with MUX and Decoder - 2 |
디코더를 이용한 조합회로 구현 |
|
| 10. |
|
Latches & Flip-Flops - 1 |
순차회로의 필요성 및 R-S Latch |
|
|
|
Latches & Flip-Flops - 2 |
다양한 latch 구현: NAND 기반 구현, D-latch |
|
|
|
Latches & Flip-Flops - 3 |
D Flip-flop 설계. 리셋과 프리셋 |
|
|
|
Latches & Flip-Flops - 4 |
T flip-flop, JK-flip flop 설계, 순차회로 타이밍도 그리기 |
|
| 11. |
|
Sequential Circuit Building Blocks - 1 |
Latch와 Flip-flop의 다양한 변형, 레지스터, shift 레지스터, |
|
|
|
Sequential Circuit Building Blocks - 2 |
이진 카운터, BCD 카운터, 카운터 연결하여 여러자리수 카운터 만들기 |
|
|
|
Sequential Circuit Building Blocks - 3 |
순차회로를 응용한 설계 문제풀이 |
|
| 12. |
|
More on Registers & Counters - 1 |
shift register 설계, 비동기 이진카운터의 설계 및 문제점 |
|
|
|
More on Registers & Counters - 2 |
동기식 이진 카운터의 설계 대안들 |
|
|
|
More on Registers & Counters - 3 |
modular-N 카운터, BCD 카운터 설계 대안들 |
|
|
|
More on Registers & Counters - 4 |
ring 카운터, 존슨 카운터의 설계 |
|
| 13. |
|
State Machine Design Basic - 1 |
FSM의 개념. Moore FSM 예제 |
|
|
|
State Machine Design Basic - 2 |
FSM을 상태도, 상태표로 표현하기 |
|
|
|
State Machine Design Basic - 3 |
FSM의 회로 설계 절차 및 예제 |
|
|
|
Mealy Machine Design - 1 |
Mealy FSM 개념 및 Moore와 비교 |
|
|
|
Mealy Machine Design - 2 |
Mealy FSM 설계 예제 |
|
| 14. |
|
Serial Adder Design - 1 |
Serial Adder 설계 Moore and Mealy 예제 |
|
|
|
Serial Adder Design - 2 |
2비트씩 더하는 Serial Adder 설계 예제: Mealy, Moore 설계 비교 |
|
|
|
State Assignment - 1 |
FSM 설계에서 상태 할당과 회로 최적회 관계 |
|
|
|
State Assignment - 2 |
One-hot encoding 상태할당 방식 |
|
|
|
FSM Implementation with JK Flip-Flips - 1 |
JK flip-flop을 이용한 FSM 설계 |
|
|
|
FSM Implementation with JK Flip-Flips - 2 |
JK flip-flop을 이용한 FSM 설계예시 |
|
| 15. |
|
System Design (Datapath + Control) - 1 |
디지털시스템 설계 절차, 데이터경로와 컨트롤러 개념 |
|
|
|
System Design (Datapath + Control) - 2 |
Vending Machine 설계 예제 |
|
|
|
System Design (Datapath + Control) - 3 |
ASM chart 및 이를 이용한 설계예시 |
|
|
|
System Design (Datapath + Control) - 4 |
Abit counting 회로 설계 예제 및 종합설계 퀴즈 풀이 |
|
대구광역시 동구 동내로 64(동내동 1119) 우)41061
페이스북
트위터
카카오톡
네이버밴드
링크복사
