| 1. |
 |
Velilog HDL 개요 |
본강의에서 취급되는 학습내용 소개,
Verilog HDL의 역사와 특성, 어휘규칙 |
 |
|
|
Velilog 소개 |
|
|
|
|
Velilog 어휘규칙 |
|
|
| 2. |
|
모듈 |
모듈정의와 모듈요소, 포트선언
net 형과 레지스터형, 파라미터, 배열
산술, 논리, 관계, 축소, 결합, 조건 연산자 |
|
|
|
데이터형 |
|
|
|
|
연산자 |
|
|
|
|
인스턴스 |
|
|
|
|
시스템 테스크와 함수 |
|
|
| 3. |
|
컴파일러 지시어 |
모듈 인스턴스와 프리미티브 인스턴스, 지연시간, 시스템함수 사용 예, timescale |
|
| 4. |
|
포트사양과 프리미티브 게이트 |
포트선언과 연결, 계층적 설계, 지연시간, 인스턴스배열, 생성문, 연속할당문, 할당지연 |
|
|
|
프리미티브 게이트 사용_실습 |
|
|
|
|
구조적 모델링 : 게이트지연시간 ~ generate 블록 |
|
|
| 5. |
|
데이터플로우 모델링 : 연속할당문과 할당지연 |
절차형 블록, initial, always, 감지신호목록, 블록킹과 논블록킹 할당문, if~else, case, 반복문, task, function |
|
|
|
실습 : code2.1.6-3 테스트 벤치 실습 |
|
|
|
|
동작적 모델링 : 절차형 블록 |
|
|
|
|
동작적 모델링 : 절차형 할당문 |
|
|
|
|
동작적 모델링 : if ~ else 문, case문, 반복문 |
|
|
|
|
동작적 모델링 : 반복문, 태스크와 함수 |
|
|
| 6. |
|
조합회로 설계 (1) |
버퍼, 가산기, 인코더, 디코더, 비교기
래치, 플립플롭, 시프트레지스터, 카운터 |
|
|
|
조합회로 설계 (2) |
|
|
|
|
순차회로 설계 (1) |
|
|
|
|
순차회로 설계 (2) |
|
|
|
|
순차회로 설계 (3) : 카운터 |
|
|
| 7. |
|
FSM 회로설계 (1) |
상태할당, 밀리머신, 무어머신, FSM 코딩가이드라인, ASM 차트, ASM 블록, ASM을 이용한 직렬가산기 설계 예 |
|
|
|
FSM 회로설계 (2) |
|
|
|
|
ASM을 사용한 설계 |
|
|
|
|
ASM을 사용한 설계 실습 : 링카운터 스크립트 |
|
|
| 8. |
|
FPGA 개념 : FPGA개념과 종류 |
FPGA 종류, 프로그래밍구조, 설계과정,
Altera ACEX 1K, EAB, LE, IOE |
|
|
|
FPGA 개념 : 프로그래밍 구조와 FPGA 설계방법 |
|
|
|
|
FPGA 구조 |
|
|
|
|
FPGA 구조 실습 : 링카운터 회로 동작 |
|
|
| 9. |
|
FPGA 컨피겨레이션 |
SRAM 컨피겨레이션, PS 컨피겨레이션,
메모리 설계 : RAM, ROM, 쿼터스 II 메가위저드툴, mif 파일 |
|
|
|
FPGA 메모리 설계 (1) |
|
|
|
|
FPGA 메모리 설계 (2) |
|
|
| 10. |
|
고속연산회로_고속 가산기 설계 (1) |
2의보수표현, 오버플로우, CLA, group 캐리 생성기, 캐리 선택 가산기 (CSA) |
|
|
|
고속연산회로_고속 가산기 설계 (2) |
|
|
|
|
고속연산회로_고속 가산기 설계 (3) |
|
|
| 11. |
|
고속연산회로_고속 승산기 설계 (1) |
부호없는수의 승산기, 캐리 save 어레이 승산기, 부호있는수의승산기, 부호비트 확장, Baugh-Wooley 승산기, modified 부스 승산기 |
|
|
|
고속연산회로_고속 승산기 설계 (2) |
|
|
|
|
고속 승산기 설계_Modified Booth Multiplier |
|
|
| 12. |
|
레지스터 전송과 데이터 처리장치 : 디지털 시스템 설계와 레지스터 전송 연산 |
RTL 표현식, 마이크로 연산, 데이터패스 연결방법, 데이터패스장치, ALU 회로, 제어워드, 마이크로연산의 실행 |
|
|
|
레지스터 전송과 데이터 처리장치 : 마이크로 연산 |
|
|
|
|
레지스터 전송과 데이터 처리장치 : 데이터 처리장치 |
|
|
|
|
레지스터 전송과 데이터 처리장치 : 데이터 처리장치 제어워드 코드 |
|
|
|
|
레지스터 전송과 데이터 처리장치_실습 |
|
|
| 13. |
|
순차진행과 제어 : 제어회로 설계 (1) |
제어장치, ASM 차트에 의한 제어회로 설계, 이진승산기의 ASM, 하드와이어드제어기, 마이크로프로그램제어와 제어워드, 순차적제어진행방식, 한사이클하드웨어제어기, 인스트럭션디코더, 다중사이클마이크로프로그램제어 |
|
|
|
순차진행과 제어 : 제어회로 설계 (2) |
|
|
|
|
순차진행과 제어 : 마이크로프로그램 제어 |
|
|
|
|
순차진행과 제어 : 마이크로프로그램 제어실습 |
|
|
|
|
순차진행과 제어 : Instruction decoder |
|
|
|
|
순차진행과 제어 : Multi cycle 마이크로 프로그램 제어 (1) |
|
|
|
|
순차진행과 제어 : Multi cycle 마이크로 프로그램 제어 (2) |
|
|
|
|
순차진행과 제어 : Multi cycle 마이크로 프로그램 제어 실습 |
|
|
|
|
순차진행과 제어 : Multi cycle hardwired 제어설계와 Pipelined 제어설계 |
|
|
| 14. |
|
명령어 구조 : 컴퓨터 아키텍쳐 |
오퍼랜드어드레싱, 어드레싱구조와모드, 스택구조, CISC와 RISC, 명령어종류 : 전송,처리, 브랜치와 점프, 프로그램 인터럽트 |
|
|
|
명령어 구조 : 오퍼랜드 어드레싱 |
|
|
|
|
명령어 구조 : 어드레싱 모드 |
|
|
|
|
명령어 구조 : 데이터 전송 명령어와 프로그램 제어 명령어 |
|
|
|
|
명령어 구조 : 인터럽트 |
|
|
대구광역시 동구 동내로 64(동내동 1119) 우)41061
페이스북
트위터
카카오톡
네이버밴드
링크복사
