바로가기

모두를 위한 열린 강좌 KOCW

주메뉴

강의사진
  • 주제분류
    공학 >전기ㆍ전자 >전자공학
  • 강의학기
    2013년 2학기
  • 조회수
    98,663
  • 평점
    4.1/5.0 (10)
본 강의에서는 Verilog HDL에 대한 기본 문법에 대하여 학습한다. Verilog 를사용하여 디지털 회로의 모델링 방법을 배운다. FPGA를 사용하여 설계된 회로를 HW로 구현한다. 고속연산회로, ASM, CPU 구조등 주요 디지털시스템을 Verilog로 설계하고 FPGA로 구현하여 동작을 검증하는 방법을 배운다. 각 주제는 이론강의와 실습을 병행한다. 또한 주제별로 과제를 수행하여 스스로 익히게 한다.
Velilog HDL 개요
배속
  • 이전차시
  • 다음차시

차시별 강의

PDF VIDEO SWF AUDIO DOC AX
1. 비디오 Velilog HDL 개요 본강의에서 취급되는 학습내용 소개, Verilog HDL의 역사와 특성, 어휘규칙 URL
비디오 Velilog 소개 URL
비디오 Velilog 어휘규칙 URL
2. 비디오 모듈 모듈정의와 모듈요소, 포트선언 net 형과 레지스터형, 파라미터, 배열 산술, 논리, 관계, 축소, 결합, 조건 연산자 URL
비디오 데이터형 URL
비디오 연산자 URL
비디오 인스턴스 URL
비디오 시스템 테스크와 함수 URL
3. 비디오 컴파일러 지시어 모듈 인스턴스와 프리미티브 인스턴스, 지연시간, 시스템함수 사용 예, timescale URL
4. 비디오 포트사양과 프리미티브 게이트 포트선언과 연결, 계층적 설계, 지연시간, 인스턴스배열, 생성문, 연속할당문, 할당지연 URL
비디오 프리미티브 게이트 사용_실습 URL
비디오 구조적 모델링 : 게이트지연시간 ~ generate 블록 URL
5. 비디오 데이터플로우 모델링 : 연속할당문과 할당지연 절차형 블록, initial, always, 감지신호목록, 블록킹과 논블록킹 할당문, if~else, case, 반복문, task, function URL
비디오 실습 : code2.1.6-3 테스트 벤치 실습 URL
비디오 동작적 모델링 : 절차형 블록 URL
비디오 동작적 모델링 : 절차형 할당문 URL
비디오 동작적 모델링 : if ~ else 문, case문, 반복문 URL
비디오 동작적 모델링 : 반복문, 태스크와 함수 URL
6. 비디오 조합회로 설계 (1) 버퍼, 가산기, 인코더, 디코더, 비교기 래치, 플립플롭, 시프트레지스터, 카운터 URL
비디오 조합회로 설계 (2) URL
비디오 순차회로 설계 (1) URL
비디오 순차회로 설계 (2) URL
비디오 순차회로 설계 (3) : 카운터 URL
7. 비디오 FSM 회로설계 (1) 상태할당, 밀리머신, 무어머신, FSM 코딩가이드라인, ASM 차트, ASM 블록, ASM을 이용한 직렬가산기 설계 예 URL
비디오 FSM 회로설계 (2) URL
비디오 ASM을 사용한 설계 URL
비디오 ASM을 사용한 설계 실습 : 링카운터 스크립트 URL
8. 비디오 FPGA 개념 : FPGA개념과 종류 FPGA 종류, 프로그래밍구조, 설계과정, Altera ACEX 1K, EAB, LE, IOE URL
비디오 FPGA 개념 : 프로그래밍 구조와 FPGA 설계방법 URL
비디오 FPGA 구조 URL
비디오 FPGA 구조 실습 : 링카운터 회로 동작 URL
9. 비디오 FPGA 컨피겨레이션 SRAM 컨피겨레이션, PS 컨피겨레이션, 메모리 설계 : RAM, ROM, 쿼터스 II 메가위저드툴, mif 파일 URL
비디오 FPGA 메모리 설계 (1) URL
비디오 FPGA 메모리 설계 (2) URL
10. 비디오 고속연산회로_고속 가산기 설계 (1) 2의보수표현, 오버플로우, CLA, group 캐리 생성기, 캐리 선택 가산기 (CSA) URL
비디오 고속연산회로_고속 가산기 설계 (2) URL
비디오 고속연산회로_고속 가산기 설계 (3) URL
11. 비디오 고속연산회로_고속 승산기 설계 (1) 부호없는수의 승산기, 캐리 save 어레이 승산기, 부호있는수의승산기, 부호비트 확장, Baugh-Wooley 승산기, modified 부스 승산기 URL
비디오 고속연산회로_고속 승산기 설계 (2) URL
비디오 고속 승산기 설계_Modified Booth Multiplier URL
12. 비디오 레지스터 전송과 데이터 처리장치 : 디지털 시스템 설계와 레지스터 전송 연산 RTL 표현식, 마이크로 연산, 데이터패스 연결방법, 데이터패스장치, ALU 회로, 제어워드, 마이크로연산의 실행 URL
비디오 레지스터 전송과 데이터 처리장치 : 마이크로 연산 URL
비디오 레지스터 전송과 데이터 처리장치 : 데이터 처리장치 URL
비디오 레지스터 전송과 데이터 처리장치 : 데이터 처리장치 제어워드 코드 URL
비디오 레지스터 전송과 데이터 처리장치_실습 URL
13. 비디오 순차진행과 제어 : 제어회로 설계 (1) 제어장치, ASM 차트에 의한 제어회로 설계, 이진승산기의 ASM, 하드와이어드제어기, 마이크로프로그램제어와 제어워드, 순차적제어진행방식, 한사이클하드웨어제어기, 인스트럭션디코더, 다중사이클마이크로프로그램제어 URL
비디오 순차진행과 제어 : 제어회로 설계 (2) URL
비디오 순차진행과 제어 : 마이크로프로그램 제어 URL
비디오 순차진행과 제어 : 마이크로프로그램 제어실습 URL
비디오 순차진행과 제어 : Instruction decoder URL
비디오 순차진행과 제어 : Multi cycle 마이크로 프로그램 제어 (1) URL
비디오 순차진행과 제어 : Multi cycle 마이크로 프로그램 제어 (2) URL
비디오 순차진행과 제어 : Multi cycle 마이크로 프로그램 제어 실습 URL
비디오 순차진행과 제어 : Multi cycle hardwired 제어설계와 Pipelined 제어설계 URL
14. 비디오 명령어 구조 : 컴퓨터 아키텍쳐 오퍼랜드어드레싱, 어드레싱구조와모드, 스택구조, CISC와 RISC, 명령어종류 : 전송,처리, 브랜치와 점프, 프로그램 인터럽트 URL
비디오 명령어 구조 : 오퍼랜드 어드레싱 URL
비디오 명령어 구조 : 어드레싱 모드 URL
비디오 명령어 구조 : 데이터 전송 명령어와 프로그램 제어 명령어 URL
비디오 명령어 구조 : 인터럽트 URL

연관 자료

loading..

사용자 의견

강의 평가를 위해서는 로그인 해주세요.
운영자2021-02-19 10:35
KOCW입니다. 강의오류를 확인하여 수정했습니다.
ra****** 2021-02-19 05:26
혹시 지금 이 강의가 재생이 지원 안되는 건가요? 예전에 봤을 때는 됬었는데 지금 재생이 안됩니다.
yj****** 2016-07-26 22:25
yjjang.kut.ac.kr 로 가시면 오른쪽 상단 메뉴의 강의자료-> 디지틀시스템설계및실습 2013년 2학기를 선택하시면 이 강의와 관련된 강의자료가 있습니다.
운영자2016-06-02 13:17
KOCW운영팀입니다. 한국기술교육대학교로부터 강의자료는 소장하고 있지 않아 업로드가 어렵다는 답변을 받았습니다.
45***** 2016-05-26 23:01
좋은 강의 감사합니다 그런데 단순 영상이 아닌 강의자료는 혹시 구할 수 없을까요?

이용방법

  • 비디오 강의 이용시 필요한 프로그램 [바로가기]


    ※ 강의별로 교수님의 사정에 따라 전체 차시 중 일부 차시만 공개되는 경우가 있으니 양해 부탁드립니다.

이용조건