바로가기

모두를 위한 열린 강좌 KOCW

주메뉴

  • 주제분류
    공학 >컴퓨터ㆍ통신 >정보통신공학
  • 강의학기
    2011년 1학기
  • 조회수
    14,421
  •  
강의계획서
강의계획서
이 과목의 목표는 마이크로프로세서를 설계하고 구현할 수 있는 능력을 기르는 것이다.

컴퓨터 구조의 파이프라인 부분을 review하고 pipeline의 hazard 처리 기법을 배운다.

MIPS ISA 를 복습하고, 학생들이 팀을 이루어 창의적으로 자신들만의 16비트 RISC 기반의 ISA를 설계하여 발표하고, 이를 서로 토의한 뒤에 자신만의 ISA를 확정한다. 구현은 파이프라인버젼과 multiplecycle 버전은 모두 한다. Verilog로 이 ISA를 구현하는 프로세서 하드웨어를 설계하고 시뮬레이션과 FPGA보드를 이용하여 하드웨어로 구현한 뒤 여러문제를 각자의 프로세서로 프로그램하여 FPGA 보드에서 작동시켜 문제를 해결으로써 설계 능력을 보여준다.

차시별 강의

PDF VIDEO SWF AUDIO DOC AX
1. 문서 강의 소개 컴퓨터구조 복습(ISA란?) URL
2. 문서 8-bit Toy Processor 설계하기 1. Single Cycle Execution 설계 복습
2. Multiple clock cycle 설계 복습
URL
3. 문서 Verilog 기초설계 (1) – module, hierarchical design URL
4. 문서 Verilog 기초설계 (2) – gate level, dataflow design, URL
5. 문서 Verilog 기초설계 (3) – behavioral design URL
6. 문서 Verilog 기초설계 (4) – FSM design URL
7. 문서 Verilog 고급 주제 1. 조합회로 설계 및 Verilog표현
2. 레지스터 설계 및 Verilog 표현
URL
8. 문서 myRISC 설계 (1) – ISA 정의 및 기본 데이터경로 URL
9. 문서 myRISC 설계 (2) – pipeline & Control Hazard 처리 URL
10. 문서 myRISC 설계 (1) – data Hazrad 처리 URL
11. 문서 myRISC 설계 (2) – FPGA 보드 구현 URL

연관 자료

loading..

사용자 의견

강의 평가를 위해서는 로그인 해주세요. 로그인팝업

이용방법

  • 문서 자료 이용시 필요한 프로그램 [바로가기]

    ※ 강의별로 교수님의 사정에 따라 전체 차시 중 일부 차시만 공개되는 경우가 있으니 양해 부탁드립니다.

이용조건