HDL설계 - Verilog HDL 및 Vivado 실습 - 금오공과대학교

HDL설계 - Verilog HDL 및 Vivado 실습

금오공과대학교
신경욱

페이스북 트위터 카카오톡 네이버밴드 링크복사

주제분류

공학 >전기ㆍ전자 >전자공학
강의학기

2021년 1학기

조회수

86,116
평점

5/5.0 (6)

강의계획서

본 강좌는 1) Verilog HDL의 기본 문법과 Verilog HDL을 이용한 디지털 회로 모델링 방법, 2) Xilinx Vivado 툴을 이용한 설계, 검증(시뮬레이션), 구현 과정에 대한 실습, 3) FPGA Design Kit 를 이용한 하드웨어 설계 및 구현에 관한 실습 내용을 포함한다.

수강안내 및 수강신청
※ 수강확인증 발급을 위해서는 수강신청이 필요합니다

강의소개

차시별 강의

1.	강의소개	강의소개
2.	Verilog HDL 개요-(1)	Verilog HDL 소개, 시스템 IC 설계과정
	01-Verilog HDL 개요(1)
3.	Verilog HDL 개요-(2)	Verilog HDL 개요, Verilog 모듈, 모델링 예
	02-Verilog HDL 개요(2)
4.	Verilog HDL 개요-(3)	테스트벤치, Verilog HDL 어휘 규칙
	03-Verilog HDL 개요(3)
5.	Verilog HDL 자료형	net 자료형, variable 자료형, 벡터와 배열, 파라미터
	04-Verilog HDL의 자료형
6.	Verilog HDL 연산자	Verilog HDL 연산자 (산술, 관계, 등가, 논리, 비트, 축약 등)
	05-Verilog HDL의 연산자
7.	게이트수준 모델링-(1)	게이트 프리미티브
	06-게이트수준 모델링(1)
	게이트수준 모델링-(2)	3상태 버퍼 게이트, 게이트 인스턴스 배열, 게이트 지연
	07-게이트수준 모델링(2)
8.	연속할당문	연속 할당문, 절차형 할당문
	08-연속할당문
9.	행위수준 모델링	always 구문, initial 구문
	09-행위수준 모델링
10.	절차형 할당문	Blocking 할당문, nonblocking 할당문
	10-절차형 할당문
	if 조건문	if 조건문
	11-if 조건문
	case 문	case 문, casex 문, casez 문
	12-case 문
11.	반복문	for 문, while 문, repeat 문, forever 문
	13-반복문
11.	구조적 모델링-(1)	모듈 포트 선언 및 모듈 인스턴스
	14-구조적 모델링(1)
12.	구조적 모델링-(2)	모듈 파라미터
	15-구조적 모델링(2)
	구조적 모델링-(3)	반복 생성문, 조건 생성문, case 생성문
	16-구조적 모델링(3)
13.	조합회로 모델링-(1)	기본 논리게이트의 HDL 모델링
	17-조합회로 모델링(1)
14.	조합회로 모델링-(2)	부울함수, 진리표, 멀티플렉서의 HDL 모델링
	18-조합회로 모델링(2)
15.	순차회로 모델링-(1)	래치 회로의 HDL 모델링, blocking과 nonblocking 할당문의 차이
	19-순차회로 모델링(1)
16.	순차회로 모델링-(2)	플립플롭 회로의 HDL모델링, blocking과 nonblocking 할당문의 차이
	20-순차회로 모델링(2)
17.	순차회로 모델링-(3)	시프트 레지스터, 계수기의 HDL 모델링
	21-순차회로 모델링(3)
18.	FPGA 실습장비 소개	FPGA 실습장비 구성, Xilinx FPGA 디바이스 구조, 부품들의 핀 할당 테이블
	22-FPGA 실습장비 소개
19.	Vivado Design Suite 소개	Vivado Design Suite 및 IDE 화면구성 소개
	23-Vivado Design Suite 소개
20.	Vivado project 생성	Vivado 프로젝트 생성 과정
	24-Vivado Project 생성
21.	Vivado 설계 입력	소스 파일 생성 및 추가 과정
	25-Vivado 설계 입력
	Vivado RTL 시뮬레이션	RTL 시뮬레이션 및 결과 확인 과정
	26-Vivado RTL 시뮬레이션
22.	Vivado 설계 합성	타이밍 constraint 설정 및 설계 합성 과정
	27-Vivado 설계 합성
23.	Vivado 설계 구현	디바이스 핀 할당 및 설계 구현 과정
	28-Vivado 설계 구현
24.	FPGA 디바이스 프로그래밍	FPGA 디바이스 및 플래시 메모리 프로그래밍 과정
	29-FPGA 디바이스 프로그래밍
25.	Vivado 설계 실습-(1)	Vivado를 이용한 전체 설계과정 예
	Vivado 설계 실습-(2)	Vivado를 이용한 전체 설계과정 예
	30-Vivado 설계 실습