Verilog HDL 응용 설계
- 금오공과대학교
- 이용환
페이스북
트위터
카카오톡
네이버밴드
링크복사
-
- 주제분류
- 공학 >전기ㆍ전자 >전자공학
-
- 강의학기
- 2018년 1학기
-
- 조회수
- 164,859
-
- 평점
- 4.9/5.0 (20)
- 강의계획서
- 강의계획서
Verilog HDL(Hardware Description Language)은 디지털 회로 설계를 위해 산업계에서 폭넓게 사용되는 하드웨어 설계언어 이다. 본 교재에서는 HDL을 이용한 디지털 회로설계에 관한 기초지식을 강의하며, HDL의 기본 문법 및 디지털 회로의 모델링 기법과 함께 회로합성, 시뮬레이션을 위한 CAD tool의 사용법을 익힌다. 여러가지 응용회로들을 HDL로 설계한 후 그 기능을 확인하는 과정을 실습하여 실무에 적용할 수 있는 응용능력을 배양한다.
- 수강안내 및 수강신청
- ※ 수강확인증 발급을 위해서는 수강신청이 필요합니다
기본문법1
차시별 강의
| 1. | |
기본문법1 | Introduction 및 디지털회로 기본 |  |
| 2. | |
기본문법2 | Verilog 자료형 | |
| 3. | |
기본문법3 | Verilog 연산자 | |
| 4. | |
기본문법4 | Verilog 조합 회로 기술 | |
| 5. | |
기본문법5 | Verilog 순차 회로 기술 | |
| 6. | |
기본문법6 | 모듈, 테스트 벤치 | |
| 7. | |
조합회로 예제1 | Two inverters Verilog operator XOR, XNOR operator Shift 연산자 Tri-state inverter Decoder Multiplexor 액체 보관 탱크 Gray code | |
| 8. | |
조합회로 예제2 | BCD Ripple carry adder (RCA) Carry Look ahead Adder (CLA) | |
| 9. | |
조합회로 실습 | Nor 게이트 decoder Priority encoder 진리표의 모델링 BCD to Excess-3 Rotator 비교기(Comparator) 4비트 가감산기 BCD 가산기 Conditional Sum Adder Parity Hamming Code Array Multiplier Wallace tree Multiplier | |
| 10. | |
순차회로 예제1 | Latches Flip flop | |
| 11. | |
순차회로 예제2 | 순차회로와 FSM 순차회로와 FF 타이밍 비동기 카운터 Clock gating SRAM Shift register | |
| 12. | |
순차회로 예제3 | Serial adder Basic counter FSM Counters Moore and Mealy machines | |
| 13. | |
순차회로 예제4 | Gray code counter Clock divider Vending machine Sequential Multiplier Booth Multiplier | |
| 14. | |
순차회로 예제5 | LED 구동 Segment 구동 Push button RGB Separator | |
| 15. | |
순차회로 실습1 | Register with enable LFSR 4-bit Counter Decade up/down counter Serial code detector Limit counter By-10 Clock divider Variable Clock Divider Debouncer (FSM 버전) Debouncer (F/F 버전) Level-to-pulse (Moore) Level-to-pulse (Mealy) Number detector (FSM버전) BCD to Excess-3 Serial to parallel module Circular buffer | |
|
순차회로 실습2 | FIFO Built-in Self Test (BIST) Data selector UART Timing generator Traffic lights 계산기 도어락 엘리베이터 | |
연관 자료
