마이크로프로세서구조
- 고려대학교
- 최린
페이스북
트위터
카카오톡
네이버밴드
링크복사
-
- 주제분류
- 공학 >전기ㆍ전자 >전기전자공학
-
- 강의학기
- 2019년 1학기
-
- 조회수
- 7,200
-
- 강의계획서
- 강의계획서
프로세서의 내부 구조를 파이프라인 단계별로 리뷰하며 그 동작 및 설계 원리, 성능을 학습한다. 프로세서의 성능을 높이는 병렬화 기법인 ILP (Instruction Level Parallelism)과 TLP (Thread Level Parallelism)의 원리와 접근 방안을 학습한다.
차시별 강의
| 1. | |
Introduction | CPU Microarchitecture란? CPU의 성능, 구조, 용어 설명 |  |
| 2. | |
Branch Prediction 1 | Branch Prediction이란 무엇인가? | |
| 3. | |
Branch Prediction 2 | 고성능 branch Prediction 기법 | |
| 4. | |
Instruction Fetch | High-bandwidth instruction fetch for superscalar processor | |
| 5. | |
Dynamic Scheduling | Inorder vs. Out of order pipelines | |
| 6. | |
Advanced Memory Hierarchy | 고성능 cache 구현을 위한 설계 기법 | |
| 7. | |
Limits of ILP, Thread Level Parallelism | Superscalar processor의 구조적 한계, ILP의 문제점, TLP, Multithreading, Multicores | |
연관 자료
