

[강의계획서]

1. 교과목 정보

구분	내용			
교과목 정보	교과목 명	디지털시스템설계및실습		
	학점(시수)	3-2-2	학수번호	IFB170
	학 과	전자공학 전공	학 년	2
	교과목 구분	<input type="checkbox"/> 전문교양(교직교과 포함) <input type="checkbox"/> MSC <input checked="" type="checkbox"/> 전공	수업형태 구분	<input type="checkbox"/> 이론 <input type="checkbox"/> 실습 <input checked="" type="checkbox"/> 이론+실습
	수강인원	76	분반	3

2. 교육목적 및 필요성

◎ 작성요령 : 교과목의 교육목적 및 필요성 기술

- Verilog 언어를 사용한 디지털 시스템 설계 방법을 학습한다.
- 스키매틱 편집기의 사용법과 논리 시뮬레이션으로 회로동작을 검증한다.
- FPGA 구조를 이해하고 Altera FPGA를 사용하여 설계된 회로를 HW로 구현한다.
- 컴퓨터를 이용한 디지털 시스템을 설계 및 구현하는 방법을 배운다.
- 고속연산회로, ASM, CPU 구조 등 디지털 시스템을 HDL로 설계하고 동작을 검증하는 방법을 배운다.
- 본 교과목은 전자전공 학생들의 필수 교과목이다. 1학기때 배운 디지털공학 이론을 기초로 하여 보다 정교하고 복잡한 디지털 시스템에 대한 설계 능력을 배양하기 위한 것이다. Verilog HDL 언어를 사용하여 시스템적으로 설계하고 시뮬레이션하여 동작을 확인하고 FPGA IC를 사용한 하드웨어로 구현하여 검증을 하게 하므로 엔지니어적인 기술을 함양하고자 한다.

3. 교과목 특징 (수업목표 포함)

◎ 작성요령 : 교과목의 특징 및 장점을 구체적으로 기술
(- Bloom 구분에 따른 수업목표 기술 포함)

- Verilog HDL 언어를 배운다.
- HDL로 디지털 시스템을 설계할 수 있다.
- FPGA IC를 배우고 CAD툴을 사용하여 FPGA 설계를 할 수 있다.

- 고속연산회로, ASM, CPU 등 디지털 시스템을 HDL로 설계한다.
- 이론과 실습을 병행한 수업으로 수업내용이 방대하고 과제도 많이 부과된다. 실습을 하지 않으면 이론을 숙지하기 힘들고 학습효과가 거의 없기 때문에 학생 스스로 실습을 해보게 하는 것이 매우 중요하나 수업시간에 이것을 모두 커버할 수는 없다. 또한 75명 이상의 학생을 3개 분반으로 운영하고 있어 개별 학습 지도의 시간이 절대적으로 부족하다.

4. 주차별 수업내용

(제안서의 내용이 좀 더 상세하므로 이것으로 대신합니다)

동영상의 이론 부분은 기존 것을 대부분 사용하고 실습에 관련된 부분을 신규 촬영하고자 합니다. 동영상 일부는 재촬영 필요합니다.

실습용 동영상은 30분으로 주당 2회 예정입니다.

강의주차 구성 (이러닝 콘텐츠)		동영상 구성 예상 내용(간략히)		실습용 동영상	
주차	동영상필 요여부 (O, X)	이론	실습	시간(분)	신규촬영
1	O	강의소개, Verilog HDL 문법1		30	v
2	O	Verilog HDL 문법2	시뮬레이터 툴 설치 및 사용법	30x2	v
3	O	Verilog 모델링1-구조적모델링	테스트벤치작성	30x2	v
4	O	Verilog 모델링2-데이터플로우모델링	기초 모듈 작성과 파형관측	30x2	v
5	O	Verilog 모델링3-동작적모델링	쿼터스 툴 설치 및 사용법	30x2	v
6	O	합성가능한 Verilog 설계 1 - 조합회로	쿼터스 시뮬레이터 사용법	30x2	v
7	O	합성가능한 Verilog 설계 2 - 순차회로	쿼터스 합성 및 핀 할당	30x2	v
8	O	합성가능한 Verilog 설계 3 - FSM, 데이터패스	합성가능한 모듈작성	30x2	v
9	O	FPGA 소자구조 이해	합성가능한 모듈작성	30x2	v
10	O	FPGA 장비의 이해와 사용법	FPGA 장비 툴 사용법	30x2	v
11	O	고속연산회로1- 고속가감산기	고속가산기설계	30x2	v
12	O	고속연산회로2- 고속승산기	고속승산기설계	30x2	v
13	O	CPU 구조	CPU 기초 DP 설계	30x2	v
14	O	CPU 제어회로 설계	CPU 제어회로설계	30x2	v
15	O	CPU 데이터패스설계	CPU top 회로설계	30x2	v

16	O	CPU 시뮬레이션	x	x	x
----	---	-----------	---	---	---